하만 세미콘

UVM PhasingUVM component로부터 extends된 컴포넌트는phase 컨셉을 따른다. function() 시뮬레이션 시간이 필요없는 바로 설정되는 부분들task() 시뮬레이션 돌아가는 부분 //functionsbuild_phase()connect_phase()end_of elaboration_phase()start_of_simulation_phase()//function end//준비 완료 //tasksrun_phase() // 실제 시뮬레이션 시간이 소모되는 부문//tasks end //결과 생성//functionextract_phasecheck_phasereport_phasefinal_phase//function end순서로 동작한다고 정리되어있다. 내가 코드에서 본 부분은build_..

일단 UVM을 이용한 완성된 검증코드가 없어서https://m.blog.naver.com/PostView.naver?blogId=nepenthes1&logNo=223483499976&navType=by  [Harman Semicon] 반도체 설계 과정 98일차: UVM, UVM 컴포넌트 분석, Adder UVM 검증Verilog 22일차 내용 UVM UVM 컴포넌트 분석 Adder UVM 검증 UVM Universal Verification ...blog.naver.com이 분의 코드를 가져와서 사용한다. 이 글은 개인 공부 기록이고 이분이 생각보다 정리를 잘 해놓으셨으니, 위 글을 읽어도 좋다. 이 글은 개인 공부 기록이므로 틀린 내용이 있을 수 있습니다. 그리고 자주 수정 될 수 있습니다.  일단 개..

IDEC에서 SystemVerilog 강의를 올려놓았다.그래서 해당 강의를 보려는데 10시간 가까이 되어서 천천히 보기에는 조금 오래 걸린다.그래서 Open AI 사의 whisper AI로 동영상 강의의 자막을 따서 글로 읽으려 요약한 내용이다.완전히 배경지식 없이 강의 내용을 받아쓴 내용이라 오탈자는 많지만 대충 알아들을 정도는 된다.해당강의 내용이다.https://www.idec.or.kr/vod/apply/view/?pay=&search_val=veril&no=328 반도체설계교육센터강의제목 SystemVerilog를 이용한 검증 방법론 구분 광운대 / 설계강좌 / 중급 / 이론+실습 강의시간 10h 열람기간 13일 이용료(일반) 무료 이용료(학생) 무료 강의개요 SystemVerilog를 이용하여..

UVM은 검증 방식중 하나다. 최근 주요하게 쓰인다고 한다.일단 공부할만한 링크들을 정리해두려 한다. 1. 검증 이론 개념 + SystemVerilog 문법주요한 검증 방법에 대한 지식은 IDEC에서 제공하는 System Verilog 강좌에서 익힐 계획이다.간단하게 맛만 봤는데 고려대 교수님이 강의하셔서 관련 검증 방법론과 같은 내용을 같이 설명해주신다. 반도체설계교육센터강의제목 SystemVerilog를 이용한 검증 방법론 구분 광운대 / 설계강좌 / 중급 / 이론+실습 강의시간 10h 열람기간 13일 이용료(일반) 무료 이용료(학생) 무료 강의개요 SystemVerilog를 이용하여 회로 설계www.idec.or.kr2. SystemVerilog 문법 + 코드이 외에 개인적으로 산책은 이 책이다. ..

Vivado는 Xilinx사의 FPGA 설계 툴로Verilog, SystemVerilog, VHDL등을 지원한다.추가로 UVM을 지원한다고 한다. 사용하려면 프로젝트 설정 창에서Simulation – Compilation, Elaboration 탭에 xsim.compile.xvlog.more_options 에 -L uvmxsim.elaborate.xelab.more_options -L uvm 쓰면 된다고 한다.  나도 어떻게 쓰는지 잘 몰라서 뒤져보니 다음과 같은 2가지의 방법이 나왔다.위의 내용은 Windows 상에서 Vivado GUI로 사용하는 방법이고중간 내용은 CLI로 사용하는 방법이다.더 자세한 내용은 맨 아래인 공식 사이트인 AMD(Xilinx)에서 확인하면 된다. 나도 전문가는 아니나 누군..

AMBA 인터페이스(I/F)2004년 AMBA3 공개 2010 AMBA4 AXI4 등장AXI4AXI4-liteAXI4-stream

하만 과정을 마치고서 같이 수업 들은 사람들과 배운 내용 마무리 정리를 하다보니하만 측에서 교육과정이 서울 과정과 다른 2년 전 옛날 과정이여서 안뽑았다는 소리를 들었다. 그래서 어떤 내용인지 찾아보려고 서울지역 최종 프로젝트 발표 자료를 찾아보니공통적으로 Vivado 제공 IP로 커스텀한 AXI 관련 커스텀 myIP내용이 하나고다른 하나는 UVM으로 그것을 검증한 내용이었다. 좀 더 찾아보니 원래는 Synopsys나 Cadence 로 비싼 상용 프로그램에서나 지원해서원래는 현업자만 교육이 가능했으나,2023년 Vivado에서 시스템 베릴로그와 UVM을 지원했다는 가이드를 찾았다.실제로는 2019.2 vivado에서부터 지원한다고 하는데 가이드는 2023년에 쓰였다.다.아마도 2023년부터 교육과정이 바..

목차1. 테스트 벤치 및 기본 지식0) 테스트 벤치1) 클럭 생성2) DUT3) 리셋4) D flip flop5) Combinational logic6) Sequnetial logic 2. 수 표현 및 카운터, 파이프라인1) Overflow2) Signed / Unsigned3) Counter4) Pipline 3. FSM, 메모리 종류, Bram1) FSM2) Memory 3) Bram1. 테스트 벤치 및 기본 지식0) 테스트 벤치모든 회로는 특정 목적을 위해 만들어지고 해당 목적을 정해진 시간 내에 오류 없이 달성하는 것이 완성하는 것이다.이를 검증하기 위해서는 특정 목적을 달성하는 결과를 내는 비교군이 있으면 좋다.일종의 모델을 만든다고 부른다. 1) 클럭 생성클럭은 디지털 회로의 기초 간단하게 말..