하만 세미콘

IDEC에서 SystemVerilog 강의를 올려놓았다.그래서 해당 강의를 보려는데 10시간 가까이 되어서 천천히 보기에는 조금 오래 걸린다.그래서 Open AI 사의 whisper AI로 동영상 강의의 자막을 따서 글로 읽으려 요약한 내용이다.완전히 배경지식 없이 강의 내용을 받아쓴 내용이라 오탈자는 많지만 대충 알아들을 정도는 된다.해당강의 내용이다.https://www.idec.or.kr/vod/apply/view/?pay=&search_val=veril&no=328 반도체설계교육센터강의제목 SystemVerilog를 이용한 검증 방법론 구분 광운대 / 설계강좌 / 중급 / 이론+실습 강의시간 10h 열람기간 13일 이용료(일반) 무료 이용료(학생) 무료 강의개요 SystemVerilog를 이용하여..

UVM은 검증 방식중 하나다. 최근 주요하게 쓰인다고 한다.일단 공부할만한 링크들을 정리해두려 한다. 1. 검증 이론 개념 + SystemVerilog 문법주요한 검증 방법에 대한 지식은 IDEC에서 제공하는 System Verilog 강좌에서 익힐 계획이다.간단하게 맛만 봤는데 고려대 교수님이 강의하셔서 관련 검증 방법론과 같은 내용을 같이 설명해주신다. 반도체설계교육센터강의제목 SystemVerilog를 이용한 검증 방법론 구분 광운대 / 설계강좌 / 중급 / 이론+실습 강의시간 10h 열람기간 13일 이용료(일반) 무료 이용료(학생) 무료 강의개요 SystemVerilog를 이용하여 회로 설계www.idec.or.kr2. SystemVerilog 문법 + 코드이 외에 개인적으로 산책은 이 책이다. ..